Cryogenic CMOS (Cryo-CMOS)
量子プロセッサでは、極低温の冷凍機に置かれた量子ビットを、室温に置いた制御用の電子機器と配線でつなぐ構成が取られてきた。QuTech（デルフト工科大学とTNOによる研究機関）の解説によれば、この方式は量子ビットの数が増えると成り立たなくなる。同研究所のSebastianoは、携帯電話の1200万画素のカメラで、100万個の画素それぞれを別々の電子回路へ個別に配線するようなものだと説明している。極低温CMOSは、制御回路そのものを冷凍機の内部に置くことでこの配線の問題を回避する考え方である。
同解説によれば、QuTechとIntelは3K（摂氏マイナス270度）で動作し、周波数多重により最大128個のスピン量子ビットを制御できるCMOS集積回路を設計・製造した。扱う周波数は2GHzから20GHzで、回路には包絡線を保持する180kBのSRAM、デジタル・ポーラ変調器、1GSa/sで10ビットのI/Q DAC、広帯域のRFフロントエンドが含まれる。出力波形を柔軟に整形できることが、量子ビットの性能を引き出すうえでの要点とされる。
同解説は次の課題として温度の隔たりを挙げている。スピン量子ビットが1.5Kより高い温度で動作でき、かつ極低温CMOSの性能が上がれば、両者を同一チップに集積した非常に小型の系が成り立つとされる。冷凍機の冷却能力は限られるため、回路の消費電力をどこまで下げられるかが、この領域の技術と事業の分かれ目になる。