ダイ間インターコネクト

概要

ダイ間インターコネクトは、Synopsysの用語解説によれば「同一パッケージに実装された2つのシリコンダイ間のデータインタフェースを提供する機能ブロック」である。パッケージ外のチップ間接続と比べて配線長が短く損失も小さいため、より高い帯域と低い消費電力を実現できる。複数ダイに演算を分割する構成、レチクル限界を超える大規模SoCの分割、異種機能の集積、I/Oとロジックの分離といったマルチダイ戦略を支える。

技術的な要点

実装方式は大きく2つに分かれる。シリアル方式は並列・直列変換を用い、NRZまたはPAM4信号で1レーンあたり最大112Gbps級の伝送を行い、有機基板を用いる2D実装で接続本数を抑えられる。並列方式は低速で単純な送受信回路を多数並べ、マイクロバンプによる高密度実装を前提に、シリコンインターポーザを用いる2.5D実装で消費電力の最小化を狙う。いずれもモノリシック設計に近い遅延と電力効率を保つため、低遅延の誤り検出・訂正機構が求められる。

産業での位置づけ

生成AI向けの演算基盤ではダイ間の帯域が性能を左右するため、標準化されたインタフェースとIPコアの調達が設計上の分岐点になっている。UCIeのような業界標準が整備され、パッケージ内の電気接続からパッケージ外の光接続までを含む階層的なファブリックとして扱われるようになった。